PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-253065

(43)Date of publication of application: 13.12.1985

(51)Int.Cl.

G11B 20/10 G11B 20/12

(21)Application number: 60-104357

(71)Applicant: SONY CORP

(22)Date of filing:

16.05.1985

(72)Inventor: JIEEMUSU HETSUDOREE

UIRUKINSON

(30)Priority

Priority number: 84 8412500

Priority date: 16.05.1984


Priority country: GB


(54) DECODING SYSTEM OF DIGITAL DATA

(57)Abstract:

PURPOSE: To use both synchronizing and address codes, and to inspect an advance of the address code by detecting a position of the synchronizing code if an input data, increasing by one each whenever a block address is shifted to the next address, and arranging the input data by using the synchronizing code.

CONSTITUTION: A synchronizing code decoder 5 brings a data to a barrel rotation by circuits 3, 4 in accordance with a phase of a detected synchronizing code, and address decoders 7, 8 decode an output of the circuits 3, 4, execute a single error identification and a correction, and apply an end flag. Two error detections are indicated by different flags. An address comparing circuit 9 compares two continuous block addresses of the decoders 7, 8, and advances a block address by one each by an address advancing circuit 10. A result of comparison is supplied to a synchronizing code and address code analyzing circuit 6, and when the address of the latter is more by one than the former, a code from





the decoder 8 and a data start pulse from the decoder 5 are loaded to a synchronizing code and address code fly-wheel circuit 11. The circuit 6 supplies a signal to a circuit 12 and confirms a correct rotation of the data.

⑲日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭60-253065

@Int.Cl.⁴

識別記号

庁内整理番号

匈公開 昭和60年(1985)12月13日

G 11 B 20/10 20/12 6733-5D 8524-5D

審査請求 未請求 発明の数 1 (全6頁)

❷発明の名称

デジタルデータのデコーディング方式

②特 願 昭60-104357

纽出 願 昭60(1985)5月16日

外1名

優先権主張

図1984年5月16日毀イギリス(GB)⑨8412500

砂発 明 者

イギリス国 ハンプシヤー ベーシングストーク タツド

ー・ウイルキンソン

ジェームス・ヘツドレ

レー ヒーランズ ハンブル・ドライブ 17

⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番35号

00代 理 人 弁理士 伊 藤 貞

RR to 🖘

発明の名称

デジタルデータのデコーディング

方式

特許請求の範囲

連続せるデータプロックに関連した問期コード 及び夫々あるデータプロックから次のデータプロ ックに移る毎に1ずつ増加するデータプロックア ドレスを有するアドレスコードを夫々含む入力デ ジタルデータのデコーディング方式において、

入力デジタルデータを検査して上記同期コード の位置を見付け、

上記連続せるアドレスコードを検査して、上記 ブロックアドレスがあるアドレスコードから次の アドレスコードに移る毎に1ずつ増加するかどう かを確め、

若し上記プロックアドレスがあるアドレスから 次のアドレスに移る毎に1ずつ増加したら、上記 データプロックの次のデコーディングのために、 上記同期コードを用いて入力デジタルデータを整 列させるようにしたことを特徴とするデジタルデ ータのデコーディング方式。

発明の詳細な説明

〔産業上の利用分野〕

本発明は同期コード及びアドレスコードを有するオーディオ又はビデオデジタルデータの如きデジタルデークをデコーディングする方式に関する。

(発明の概要)

ら、データプロックの次のデコーディングのためで、データプロックの次のデコーディングのをを用いて入力デジタルで開助コードを用いて入力が、入力に対し得、入力ではなった。 に対けるランダムエラーに抗し得、入力デレスカード及びアドレスカード及びアドレスコードの両者を用い得、入力デジタルデータになるアータブロックに移る際の前進を検査したものである。

(従来の技術)

例えば、入力ビデオ信号をサンプリングしてデータワードにするために、そのサンプリングをために、そのサンプリングにされたビデオ信号をパルスコード変調することにタードをプロック構成にすることは普通に行われていることである。同期コード及びアドレスコードはプロックアドレスを含む。この路はレスコードはプロックアドレスを含む。 に号路

を通って伝送され、又はデジタルビデオテープレ コーダを用いて配録及び再生される。

受信又は再生の際、デジタルデークはデコーダ に供給される。デコーグの機能は、同期コードの 識別とアドレスコードのデコーディングである。 同期コードの協別によって、アドレスコード及び 関連したデータブロックの直列ストリーム中にお ける位置を決定することができる。アドレスコー ドのデコーディングによって、データブロックが、 ビデオフィールド又はフレーム中のそれらの正し い位置に属していることが分る。このデコーダと しては、フライホイール回路を有するデコーダを 用いるのが普通である。斯るデコーダは、一旦入 カ同期コードにロックすると、例えばデジタルテ - プレコーグにおけるドロップアウトに起因して、 入力同期コード及びアドレスコードが短期間中断 しても、同期コード及びアドレスコードを発生し 焼ける。

デコーダが斯るフライホイール回路を備えることによって、入力同期コード及びアドレスコード

を正確に機別する高い確率を得る必要性をそれほど減ずるものではないが、その結果少なからずフライホイール回路は迅速且つ正確にロックされ得る。

(発明が解決しようとする問題点)

意味するが、しかし、エラー訂正を行なうために のみ含まれているなんらかの冗長なデータのため の過大な経費を伴なわずして、その保護が図られ ることもまた重要である。

かかる点に鑑み本発明は、入力デジタルデータに含まれている同期コード及びアドレスコードの両者を用い得、入力デジタルデータに含まれているアドレスコードの、あるデータブロックから次のデータブロックに移る際の前進を検査し得るデジタルデータのデコーディング方式を提案しようとするものである。

(問題点を解決するための手段)

本発明によるデジタルデータのデコーディング 方式は、連続せるデータプロックに関連した同期 コード及び夫々データプロック毎に1ずつ増加す るデータプロックアドレスを育するアドレスコー ドを夫々含むデジタルデータのデコーディング方 式において、入力デジタルデータを検査して同期 コードの位置を見付け、連続せるアドレスコード を検査して、プロックアドレスがあるアドレスコードから次のアドレスコードに移る毎に1ずつ増加するかどうかを確め、若しブロックアドレスがあるアドレスから次のアドレスに移る毎に1ずつ増加したら、データプロックの次のデコーディンクのために、同期コードを用いて入力デジタルデータを整列させるようにしたものである。

(実施例)

第1図は、本発明を適用したデジタルビデオ信号のデコーディングを行う装置の一例を示す。デジタルビデオテープレコーダを用いて記録されれて記録されたビデオ信号はサンプルされ、そのサンプニードとなされる。このデータワードとなされる。このデータワードとなされる。このデータリーを移成されて、データサブブロックは、対をなすデータナブロックを構成するようになされ、その各データフロックは、いわゆる同期プロックを形成するた

めの同期コード及びアドレスコードに関連せしめられている。

各アドレスコードは、同じ16ピットから構成され、各ピットパターンはアドレスコード及びデータプロックに於いて、統計的に殆んど起り得ないようなパターンに選ばれている。

ンテレビジョン方式における 0 ~ 5 の範囲のヘッド走査番号又は 525 ラインテレビジョン方式における 0 ~ 4 の範囲のヘッド走査番号を表わす。ここでは特に触れないが、勿論、ビデオ信号に関連したオーディオ信号が、記録のために同一の方式で処理され、或いは映像信号を伴わないオーディオ信号が記録のために一般に同じ形式で処理され得る。

ランダムエラーからの保護のために、同期コード及びアドレスコードの両方ともエラー訂正が行なわれる。先ず、アドレスコードに対する保護について検討する。

各アドレスコードの16ビットは4つの4ビットコードに分割される。そして、各4ビットコードは4-8コードの形で加えられるエラー訂正コードを有している。付加的に選択されたコードは、4個の1及び4個の0にて構成することによって、直流成分を無くして、アドレスコードを磁気記録及び再生に好適ならしめる。かくして、16ビットのアドレスコードは、エラー訂正のコーディング

によって32ピットに変換される。4 - 8 コードは 16、即ち2 ¹ 個の値を全部用いるのではなく、以 下の表に示されるるような14個の値のみが用いら れる。

•	(表)	
0 1 2 3 4 5 6 7 8 9 A B	0001 0010 0011 0100 0101 0110 0111 1000 1001 1011	1011 1110 0101 0101 1100 1001 0010 0110 0011 0011
C D	1101 1110	0001 0100

再び第2 図を参照するに、16個の値全部ではなく、14個の値が、必要なアドレスコードに充当するに充分であるが、その理由は、プロックアドレスが170 の値を有し、14² が196 であるところから、残りの8 ビットが、最初の5 ピットの32に、最後の3 ビットの最大値である6 を掛けて得られた、最大値である192 コード値を有しているから

'である。

、このアドレスコーディングのフォーマットは、アドレスコードにおける各8ピットワードの訂正を可能とするが、これをいっぱいに使うと、かなりデコーディング処理の安全性を減少させることになる。有用な選択から選ばれた訂正のモードは32ピットのアドレスの全体において、たった1個のエラーが生じる約2 is (192×170)とットのアドレス情報があるので、エラー訂正のない、デコーディングの安全性は32-15=17ピットである。1個のエラーには32個の可能な位置があるので、有効なアドレスコードの数は2 is × 32ずつ増加せしめられる。この結果、デコーディングの安全性は、約32-15-5=12ピットとなる。これを以下に更に詳細に説明する。

同期コードの保護について検討する。第3図に示す如く、デコーディングのためのデータの直列ストリームは、不変の16ビットの同期コードに各対が関連したデータサブブロックD1a.D1b.

D2a. D2b 等の対によって形成された夫々の 連続せるデータブロックを有する連続せる同期プロックから成っている。各同期プロックにおいて は、既に述べたように変化する32ピットのアドレスコードA. A. A. A. 等がある。連続 せるアドレスコードA. 等の中で、ブロックアドレスが1ずつ増加するということが、現状における特別な妥当性を有する。

再生後に16ビットの同期コードをテストした時、2つの連続した同期コードは連続してデコーディングするために必要である。これにより、32ビットまで、同期コードの有効長が広がる。1マッチ(aatch)に2³²分の1の確率が有り、即ち1付ビットの連続が同期コードと同じである。32ビットの同期コードのテスト時に、たとえ少な分とも32マッチの内の31ビットでも満足される多数は理デコーディングの確率は2³²分の33(33は略2⁵⁴に等しい)、即ち、略2⁷⁷分の1となる。安

全性を増加させるための、不正確なデコーディングに対するレベルは、それほど高くなく、アドレスコードはこの段階でデコードされ、検査は2つの連続するブロックアドレスの存在に役立つ。

更に同期コードが正しい位置にあれば、アドレ スコーディングは動作し、若し間違った同期コー ドが検出されれば、その時はアドレスコードによって与えられた付加的な検査によって必要な安全性を確保する。同期コード及びアドレスコードが間違って検出される可能性は頗る高い。その確率は同期コード及びアドレスコードの独立な欠除の積、即ち2-4×2-3=2-4である。250Mビット/secのデータレートにおいて、これの生じる確率は高々100万年に1回程度以下である。

デジタルビデオ信号をデコーディングする装置 の具体例を第1 図を参照して説明する。この装置 は、再生後又は伝送後にデジタルビデオ信号から 形成された入力データが供給される入力嫡子 (1) を有する。入力嫡子 (1) に接続される。同期プロック運延手段 (2) の入力嫡子及び出力嫡子からの各データは 大々パレルローテーション回路 (barrel rotation circuits) (3)、(4) 放び同期コードデコーダ (5) の両入力嫡子に供給される。同期コードデコーダ (5) の両入力嫡信号をパレルローテーション回路 (3) 及び (4) 並びに同期及びアドレ

特開昭 GO-253065 (5)

~ ''スコード分析回路(6)に供給する。パレルロー ,テーション回路 (3) 及び (4) はその出力を夫 々アドレスデコーダ (1) 及び (8) に供給し、 各アドレスデコーダ(7)及び(8)はデコード されたプロックアドレスを夫々アドレス比較回路 (9) の入力娘子に供給し、アドレスデコーグ (8) から供給されたブロックアドレスは初めに アドレス前進回路 (10) によって 1 ずつ増加せし められる。アドレス比較回路 (9) は制御信号を 同期コード及びアドレスコード分析回路 (6) に 供給し、一方アドレスデコーダ (8) からのプロ ックアドレスは同期コード及びアドレスコードフ ライホイール回路(11)に供給される。更に、同 期コード及びアドレス分析回路 (6) は制御信号 をバレルローテーション回路 (12) に供給する。 このパレルローテーション回路 (12) は同期プロ ック遅延手段 (2) の出力端子からのデータを受 け取り、そのデータを同期コード及びアドレスコ ード挿入回路 (13) に供給する。この挿入回路 (13)は必要な同期コード及びアドレスコードを

受け取り、これを同期コード及びアドレスコードフライホイール回路 (11) からのデータに挿入する。同期コード及びアドレスコード挿入回路 (13)は、データをデコードし、ビデオ信号に戻す続く処理のために、挿入された同期コード及びアドレスコードを含む出力データを出力嫡子 (14) に供給する。

(8) によって8-4デコードされ、各デコーダ (7)。(8)は、アドレスコードをデコードし、 単一のエラー識別及び訂正を行ない、更にフラグ シグナルを加えて、これが終了したことを示すフ ラグシグナルを加えるプログラマブルリードオン リーメモリを有する。2つのエラー検出もまた異 なるフラグ信号によって示されるが、この検出の 精度は独立には保証され得ない。そして、アドレ ス比較回路 (9) は、アドレスデコーダ (7)。 (8) によって得られた2つの連続せるプロック アドレスを比較し、ブロックアドレスは、アドレ スデコーダ(8)によって供給されたアドレス前 進回路(10)によって1ずつ前進せしめられる。 比較の結果は、上述したエラーフラグと共に同期 コード及びアドレスコード分析回路 (6) に供給 され、この回路(6)はエラー分析のためのプロ グラマブルリードオンリーメモリを有する。若し、 後者のプロックアドレスが前のプロックアドレス よりも1つ多いことが検出され、エラーが検出さ れないか、又は単一エラーが検出されて訂正され

れば、アドレスデコーダ (8) からの8-4デコードされた16ビットのアドレスコードは同期コード及びアドレスコードフライホイール回路 (11) にロードされる。同様に同期コードアコーダ (5) からのデータスタートパルスは同期コード及びアドレスコード及びアドレスコード及びアドレスコード及びアドレスコードの正しいローテーションを確認する。そして、同期コード及びアドレスコードフライホイール回路 (11) は同期コード及びアドレスコードフライホイール回路 (11) は同期コード及びアドレスコードでは は13) に供給して、データが出力帽子 (14) に供給される手前で、オリジナル同期アドレスコード

デジタルビデオ信号は定速度で再生され、しか しそればスローモーションモードにおいて非常に 満足すべき動作に充分であり、更に同期コード及 びアドレスコードを検査して、その位置決めをす る窓が1同期ブロックよりわずかに多いと認識さ

に挿入する。

デオ信号のフォーマットを示す説明図である。

√・・・ れる、上述した仮定の非常に高い安全性は、高速 モードにおける満足すべき動作に遙に不満である。 勿論権々の変形が可能で、特に同期コード及び アドレスコードの数及びデータプロックにおける

データワードの数は本発明の主旨を逸脱しない範 囲で変更可能である。


(発明の効果)

上述せる本発明によれば、入力デジタルデータ に含まれている同期コード及びアドレスコードの 両者を用い得、入力デジタルデータに含まれてい るアドレスコードの、あるデータブロックから次 のデータプロックに移る際の前進を検査し得るデ ジタルデータのデコーディング方式を得ることが できる.


図面の簡単な説明

第1図は本発明を適用したデジタルビデオ信号 をデコードする装置の一例を示すプロック線図、 第2図はデジタルビデオ信号のアドレスコードの フォーマットを示す説明図、第3図はデジタルピ





デジタルデータの ヲコーディング 枝置の - 例を示すプロック練図 第 1 図



S A1 DIQ DID S A2 DZ0 DZb S A3 D30

デジタルピデオ信号のフォーマットを示す図 第 3 図